IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Hitoshi SAITO

Serial Number: Not Yet Assigned

Filed: March 18, 2004 Customer No.: 38834

For: SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

March 18, 2004

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2003-078395, filed on March 20, 2003

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>50-2866</u>.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Atty. Docket No.: 042194

1250 Connecticut Ave, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/II

Stephen G. Adrian Reg. No. 32,878

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月20日

出 願 番 号 Application Number:

特願2003-078395

[ST. 10/C]:

[JP2003-078395]

出 願 人
Applicant(s):

富士通株式会社

2003年12月18日

特許庁長官 Commissioner, Japan Patent Office





ページ: 1/E

【書類名】 特許願

【整理番号】 0241479

【提出日】 平成15年 3月20日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 29/00

G11C 11/22

【発明の名称】 半導体装置

【請求項の数】 6

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 齋藤 仁

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】 03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704683

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】複数の第1のビット線にスイッチングトランジスタを介して一端が接続される複数の記憶用強誘電体キャパシタと、

前記記憶用強誘電体キャパシタのそれぞれの他端に接続される第1のプレート 線と、

第2のビット線に第1のnチャネルMOSトランジスタを介して一端が接続される第1の参照用強誘電体キャパシタと、

前記第1の参照用強誘電体キャパシタの他端に接続される第2のプレート線と

前記第2のプレート線に接続されるpチャネルMOSトランジスタと を有することを特徴とする半導体装置。

【請求項2】前記pチャネルMOSトランジスタは、前記第1のプレート線 と前記第2のプレート線が接続されるプレートドライバ回路内に形成されている ことを特徴とする請求項1に記載の半導体装置。

【請求項3】前記プレートドライバ回路は、前記pチャネルMOSトランジスタがオンの状態で、前記第2のビット線よりも低い電圧を前記pチャネルMOSトランジスタを介して前記第2のプレート線に印可する構造を有することを特徴とする請求項2に記載の半導体装置。

【請求項4】第3のビット線に第2のnチャネルMOSトランジスタを介して一端が接続される第2の参照用強誘電体キャパシタと、

前記第2の参照用強誘電体キャパシタの他端に接続される第3のプレート線と

前記第3のプレート線に接続される第3のnチャネルMOSトランジスタと をさらに有することを特徴とする請求項1乃至請求項3のいずれかに記載の半導 体装置。

【請求項5】第1、第2のトランジスタと第1、第2の記憶用強誘電体キャパシタによって1ビットを記憶する2T2C方式のメモリセル領域と、

第3のトランジスタと第3の記憶用強誘電体キャパシタによって1ビットを記憶する1T1C方式のメモリセル領域と

· を有することを特徴とする半導体装置。

【請求項6】前記2T2C方式のメモリセル領域は、前ビット数の1%以下の範囲の領域であることを特徴とする請求項5に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、より詳しくは、メモリセルに強誘電体キャパシ タを有する半導体装置に関する。

[0002]

【従来の技術】

電源を切っても情報を記憶することができる不揮発性メモリの1つとして、例 えばFeRAM(Ferroelectric Random Access Memory)と呼ばれる強誘電体不揮 発性メモリが知られている。

[0003]

強誘電体不揮発性メモリは、分極電荷と印加電圧の関係がヒステリシス特性を 有する強誘電体キャパシタを持ち、強誘電体キャパシタの分極反転を利用して「 1」又は「0」のデータを記憶する構造を有している。そのような強誘電体不揮 発性メモリは、高速動作、低消費電力が可能であり、今後の発展が見込まれてい る。

[0004]

強誘電体不揮発性メモリの記憶方式としては、現在さまざまなものが提案されていて、トランジスタとキャパシタをそれぞれ1つずつ使用して1ビットを記憶する1T1C方式と、トランジスタとキャパシタをそれぞれ2つずつ使用して1ビットを記憶する2T2C方式がある。1T1C方式は、2T2C方式に比べて素子の数を少なくしてセル面積を減らすことが可能である。また、1T1C方式と2T2C方式を制御回路によって切り換える構造も下記の特許文献1に記載されているが、セル面積は2T2C方式に支配される。

[0005]

1 T 1 C 方式の強誘電体不揮発性メモリは、例えば下記の特許文献 2 に記載されているように、「0」又は「1」のデータを判断するために、記憶用の強誘電体キャパシタ(以下に、メモリキャパシタという。)の他に、データ読み出し用の参照値を出力するための参照用の強誘電体キャパシタ(以下に、リファレンスキャパシタという。)が必要となる。

[0006]

次に、1 T 1 C 方式のメモリセルの基本を図1、図2 に基づいて説明する。

[0007]

図1において、強誘電体不揮発性メモリのメモリセル領域に形成された第1、第2のビット線101a, 101bの一端はカラム(列)デコーダ102 に接続され、それらの他端はセンスアンプ103 に接続されている。また、メモリセル領域では、第1、第2のビット線101a, 101bと直交する方向に複数のメモリ用のワード線104aとメモリ用のプレート線105aが交互に複数本形成されている。メモリセル用のワード線104aはロウ(行)デコーダ106 に接続され、メモリセル用のプレート線105aはプレートドライバ107 に接続される。

[0008]

第1のビット線101aと各メモリセル用のプレート線105aの間には、第1のnチャネルMOSトランジスタ108aのソース/ドレインを介してメモリキャパシタ109aが接続されている。また、第1のnチャネルMOSトランジスタ108aのゲート電極にはメモリセル用のワード線104aが接続されている。

[0009]

また、プレートドライバ107 にはリファレンス用のプレート線105bが接続され、さらに、ロウデコーダ106 にはリファレンス用のワード線104bが接続されている。そして、リファレンス用のプレート線105bと第2のビット線101bの間には、第2のnチャネルMOSトランジスタ108bのソース/ドレインを介してリファレンスキャパシタ109bが接続されている。第2のnチャネルMOSトランジスタ108bのゲート電極は、リファレンス用のワード線104bに接続されている。

[0010]

このような強誘電体不揮発性メモリでは、カラムデコーダ102 から第1、第2 のビット線101a, 101bに選択された電圧が印加されるとともに、ロウレコーダ10 ・6 から第1、第2のワード線101a, 101bに選択された電圧が印加され、プレート ドライバ107 からメモリセル用のプレートライン105aとリファレンス用のプレー トライン105bに選択された電圧が印加される。

[0011]

そして、データ読み出し時には、第1のビット線101aの電位変化量と第2のビット線101bの電位変化量をセンスアンプ103 によって比較し、2つの電位変化量の差の大きさによってデータを検出する。

[0012]

次に、強誘電体不揮発性メモリに記憶されたデータの読み出し動作について説明する。ここで、データの書き込み、読み出し以外の状態では、リファレンスキャパシタ109bには、常時「0」のデータが記憶されていて、リファレンスキャパシタ109bの分極電荷量は図2に示すヒステリシス線IのC点の+Q2となる。

$[0\ 0\ 1\ 3]$

メモリキャパシタ109aに「1」のデータが書き込まれた状態では、メモリキャパシタ109aの分極電荷量は図 2 に示すヒステリシス線IIのA 点の $-Q_1$ となる。また、メモリキャパシタ109aに「0」のデータが書き込まれた状態では、メモリキャパシタ109aの分極電荷量は図 2 のヒステリシス線IIのB 点の $+Q_1$ となる。

$[0\ 0\ 1\ 4]$

そして、メモリキャパシタ109aのデータを読み出す場合には、図3に示すようなタイミングで第1、第2のワード線104a,104b、第1、第2のプレート線105a,105bの電圧を変化させ、これに伴い第1、第2のビット線101a,101bの電圧も変化する。

[0015]

まず、ロウデコーダ106 から第 1、第 2 のワード線104a, 104bに印加される信号の電圧が 0 から V ccに立ち上がった後に、プレートドライバ107 から第 1、第 2 のプレート線105a, 105bに印加される信号の電圧が 0 から V ccに立ち上がる。なお、 0 は接地電圧、V ccは電源電圧であって単位はボルトである。これにより

、メモリキャパシタ109aには電圧 V_1 が印加されてその分極状態は、図2に示す ヒステリシスループIIに沿って移動して最終的に点Dになり、分極電荷量は+Q・01となる。なお、メモリキャパシタ109aに印加される電圧 V_1 は、電圧降下によってVccより低くなる。

[0016]

ここで、メモリキャパシタ109aのデータが「1」の場合にはメモリキャパシタ109aの分極方向が反転するが、データが「0」の場合にはメモリキャパシタ109aの分極方向は反転しない。同時に、リファレンスキャパシタ109bの分極状態は図2に示すヒステリシスループIに沿って移動して最終的にC点からE点に変化し、分極電荷量は Q_{02} となり、分極方向は反転しない。

[0017]

従って、メモリキャパシタ109aにおいて、データ「1」が書き込まれているときには分極電荷の移動量は $\alpha=+Q_{01}-(-Q_1)$ となり、データ「0」が書き込まれているときには分極電荷の移動量は $\beta=+Q_{01}-(Q_1)$ となる。

[0018]

一方、リファレンスキャパシタ109bにおいて、分極電荷の移動量は $\gamma = +Q_{02}$ $-Q_2$ となる。

[0019]

これらの分極電荷の移動量 α 、 β 、 γ に応じてビット線101a,101bの電位が上昇し、その上昇量をセンスアンプ103 が増幅する。そして、分極電荷の移動量 α 、 β 、 γ に基づいて第1のビット線101aと第2のビット線101bの電位変化値を比較し、メモリキャパシタ109aに「1」及び「0」のいずれが記憶されているかを読み取る。具体的には、第1のビット線101aの電位の変化値が第2のビット線101bの電位の変化値より大きい場合(α > γ)にはメモリキャパシタ109aには「1」が記憶されていると読み取り、逆に小さい場合(γ > β)にはメモリキャパシタ109aには「0」が記憶されていると読み取る。

[0020]

従って、メモリキャパシタ109aの読み取りを正確に行うためには、図2に示す リファレンスキャパシタ109bの分極電荷の移動量γが、メモリキャパシタ109aの 分極電荷の反転移動量 α と非反転移動量 β との間の大きさに設定される必要がある。

[0021]

【特許文献1】

特開平9-120700号公報(段落番号0011~0016)

【特許文献2】

特開平8-321186号公報(段落番号0057~0063、図9)

[0022]

【発明が解決しようとする課題】

ところで、強誘電体不揮発性メモリでは、樹脂封止、半田接合などの熱処理(以下、実装/IR熱処理という。)前にチップ毎の識別番号などのデータを顧客 の要求によって書き込んでおく場合がある。

[0023]

しかし、リファレンスキャパシタ109bのヒステリシスループの点Cの分極電荷量 Q_2 は、200~250 Cの温度で大きく減極しやすい。

[0024]

減極したリファレンスキャパシタ109bでは、残留分極電荷量が図 2 の分極電荷量軸上の点 C ' へと変化して、データ読み出し時の分極電荷の移動量が γ ' (γ ' $>\alpha>\beta$)と大きくなってしまう。この結果、リファレンスキャパシタ109bの残留分極量に基づくメモリキャパシタ109aのデータの読み出しができなくなる。

[0025]

リファレンスキャパシタ109bの熱により変化した残留分極量は、温度を戻して 再書き込みをすれば点Cに戻るが、加熱処理前に書き込んだ意味がなくなってし まう。

[0026]

なお、メモリセルキャパシタ109aも熱により減極する可能性はあるが、メモリセルキャパシタ109aは第1のビット線101aに多く接続されているので、その減極の量はリファレンスキャパシタ109bのように大きくない。

[0027]

本発明の目的は、熱処理前に書き込まれるデータの読み出し不良の発生を抑制することができる半導体装置を提供することにある。

[0028]

【課題を解決するための手段】

本発明の一観点によれば、複数の第1のビット線にスイッチングトランジスタを介して一端が接続される複数の記憶用強誘電体キャパシタと、前記記憶用強誘電体キャパシタのそれぞれの他端に接続される第1のプレート線と、第2のビット線に第1のnチャネルMOSトランジスタを介して一端が接続される第1の参照用強誘電体キャパシタと、前記第1の参照用強誘電体キャパシタの他端に接続される第2のプレート線と、前記第2のプレート線に接続されるpチャネルMOSトランジスタとを有する半導体装置が提供される。

[0029]

本発明の他の観点によれば、第1、第2のトランジスタと第1、第2の記憶用 強誘電体キャパシタによって1ビットを記憶する2T2C方式のメモリセル領域 と、第3のトランジスタと第3の記憶用強誘電体キャパシタによって1ビットを 記憶する1T1C方式のメモリセル領域とを有する半導体装置が提供される。

[0030]

本発明によれば、1T1C方式の強誘電体不揮発性メモリにおいて、リファレンスキャパシタとビット線の間に接続されるトランジスタとしてnチャネルMOSトランジスタを用い、そのリファレンスキャパシタに接続するプレート線に接続されるトランジスタとしてpチャネルMOSトランジスタを用いている。

[0031]

ここで、リファレンスキャパシタに書き込まれた参照データを読み出す時に、 pチャネルMOSトランジスタ及びプレート線を介してリファレンスキャパシタ にはビット線に対して負の電圧を印可する。なお、参照データは、リファレンス キャパシタのビット線側がプラス、プレート線側がマイナスの分極電荷となって いる。

[0032]

そのように、リファレンスキャパシタのプレート線に電圧を印可するスイッチ

ングトランジスタとしてpチャネルMOSトランジスタを適用すると、リファレンスキャパシタに書き込まれた蓄積電荷が減極しにくくなる。

[0033]

また、別の本発明によれば、2T2C方式のメモリセル領域と1T1C方式のメモリセル領域を併存させて、実装/IR熱処理の前に2T2C方式のメモリセル領域を選択してデータを書き込むようにしている。

[0034]

2 T 2 C 方式のメモリセルは、リファレンスキャパシタが不要であるので、加熱処理前にデータが書き込まれていても、加熱処理によってデータの読み出しエラーが生じにくい。また、1 T 1 C 方式のメモリセルも併存させたので、メモリセル領域全体の面積は、完全な 2 T 2 C 方式の強誘電体不揮発性メモリに比べて縮小化することが可能になる。

[0035]

【発明の実施の形態】

以下に、本発明の実施形態を図面に基づいて説明する。

(第1の実施の形態)

図4は、本発明の第1実施形態に係る強誘電体不揮発性メモリの回路図、図5 は、その強誘電体不揮発性メモリのリファレンスセルを示す回路図、図6は、そ の強誘電体不揮発性メモリのメモリキャパシタとリファレンスキャパシタの電圧 ・分極電荷量の関係を示す図である。

[0036]

図4において、シリコン基板(不図示)には縦横に間隔をおいて複数の第1の nチャネルMOSトランジスタ11が形成されている。横方向に1つずつ並ぶ第 1のnチャネルMOSトランジスタ11は1つの列となり、縦方向に1つずつ並ぶ第1のnチャネルMOSトランジスタ11は1つの行となる。また、シリコン 基板には、最終番目の列の第1のnチャネルMOSトランジスタ11から間隔をおいて、第2のnチャネルMOSトランジスタ12が横方向一列に複数形成されている。

[0037]

また、第1及び第2のnチャネルMOSトランジスタ11,12を区画するた. めにシリコン基板の表面に形成された素子分離絶縁膜(不図示)の上には、第1 のnチャネルMOSトランジスタ11のゲート電極同士を列毎に接続するメモリ 用のワード線13が間隔をおいて複数形成されている。

[0038]

さらに、素子分離絶縁膜の上には、横方向に並ぶ複数の第2のnチャネルMO Sトランジスタ12のゲート電極を接続するリファレンス用のワード線14が形成されている。

[0039]

第1及び第2のnチャネルMOSトランジスタ11,12を覆う第1絶縁膜(不図示)の上には、複数の第1のnチャネルMOSトランジスタ(スイッチングトランジスタ)11のそれぞれの近傍にメモリキャパシタ(記憶用強誘電体キャパシタ)15が形成され、さらに、複数の第2のnチャネルMOSトランジスタ(スイッチングトランジスタ)12のそれぞれの近傍にリファレンスキャパシタ(参照用強誘電体キャパシタ)16が形成されている。

[0040]

メモリキャパシタ15として、強誘電体膜、例えばPZT膜を第1電極と第2 電極により挟む構造の強誘電体キャパシタが用いられている。同様に、リファレンスキャパシタ16として、第1電極と第2電極に挟まれる強誘電体膜を有する 強誘電体キャパシタが用いられている。

[0041]

また、メモリキャパシタ15、リファレンスキャパシタ16は、第2絶縁膜(不図示)に覆われている。第2絶縁膜の上方では、第1、第2のワード線13,14に格子状に交差するメモリ用のビット線19及びリファレンス用のビット線20が形成されている。メモリセル用のビット線19とリファレンス用のビット線20は、それぞれ横方向に間隔をおいて交互に複数形成されている。

$[0\ 0\ 4\ 2\]$

メモリセル用のビット線19には、各行毎に並ぶ複数の第1のnチャネルMO Sトランジスタ11のソース/ドレインの一方のノードが接続されている。これ により、各列に並ぶ複数の第1のnチャネルMOSトランジスタ11は異なるメモリ用のビット線19に接続されることになる。

[0043]

また、複数の第1のnチャネルMOSトランジスタ11のソース/ドレインの他方のノードのそれぞれには、メモリキャパシタ15の第1電極が接続されている。また、同じ列の複数のメモリキャパシタ15の第2電極は、同じメモリ用のプレート線17に接続される。これにより、縦方向に並ぶ複数のメモリキャパシタ15は異なるメモリ用のプレート線17に接続されることになる。

[0044]

最終列において横方向に並ぶ複数の第2のnチャネルMOSトランジスタ12のソース/ドレインの一方のノードは、異なるリファレンス用のビット線20に接続されている。また、横方向に1列で並ぶ複数の第2のnチャネルMOSトランジスタ12のソース/ドレインの他方のノードはそれぞれリファレンスキャパシタ16の第1電極に接続されている。また、横方向に並ぶ複数のリファレンスキャパシタ16の第2電極は、1つのリファレンス用のプレート線18に接続されている。

[0045]

プレート線17,18は、メモリキャパシタ15,リファレンスキャパシタ16の第2の電極を兼用している構造や、メモリキャパシタ15及びリファレンスキャパシタ16を覆う絶縁膜の上方に形成される構造がある。

[0046]

以上により、N本(N:整数)のメモリ用のワード線13とM本(M:整数)のメモリ用のビット線19の交差領域のそれぞれには、第1のnチャネルMOSトランジスタ11とメモリキャパシタ15が1つずつ配置されることになる。また、リファレンス用のワード線14とリファレンス用のビット線20の交差領域には、それぞれ第2のnチャネルMOSトランジスタ12とリファレンスキャパシタ16が配置されることになる。・

[0047]

メモリ用のワード線13とリファレンス用のワード線14はロウデコーダ21

に接続され、また、メモリ用のプレート線17とリファレンス用のプレート線1 8はプレートドライバ22に接続されている。さらに、メモリ用のビット線19 ・とリファレンス用のビット線20の一端はカラムデコーダ23に接続され、それ らの他端はセンスアンプ24に接続されている。

[0048]

なお、nチャネルMOSトランジスタ11,メモリ用のキャパシタ15、ワード線13,14、ビット線19,20、プレート線17,18などの層の異なる各要素同士の接続は、直接的な接続か、ホール又は導電性プラグを介した接続である。

[0049]

ところで、図5に示すように、リファレンス用のプレート線18の電圧制御のためにプレートドライバ22内のスイッチング素子として、pチャネルMOSトランジスタ25が形成されている。これにより、リファレンスキャパシタ16は、ビット線20側にはnチャネルMOSトランジスタ12が接続され、プレート線18側にはpチャネルMOSトランジスタ25が接続され、リファレンスキャパシタ16には、pチャネルMOSトランジスタ25を介して0又はーVccの電圧が印加される。

[0050]

pチャネルMOSトランジスタ25はシリコン基板のnウェルに形成され、また、nチャネルMOSトランジスタ12はシリコン基板のpウェルに形成されている。この場合、pウェルとnウェルの耐圧を確保するために、pウェルとnウェルの間隔は例えば 10μ m程度に大きくする必要がある。なお、pウェル同士の間隔は一般に 1μ m程度である。

[0051]

上記したリファレンスキャパシタ16の分極電荷・電圧の関係は、図6に示すようなヒステリシスループIVとなる。そして、リファレンスキャパシタ16には、常時、従来技術の「0」ではなく「1」のデータを書き込んだ状態にする。即ち、リファレンスキャパシタ16に電圧が印加されていない状態での残留分極量は、分極電荷軸上でF点の $-Q_r$ の大きさとなる。

[0052]

メモリキャパシタ15の分極電荷・電圧の関係は、図6に示すヒステリシスル・ ープIII となり、従来技術と同じである。

[0053]

そして、メモリキャパシタ15のデータを読み出す場合には、図7に示すようなタイミングで、メモリ用のワード線13、リファレンス用のワード線14、メモリ用のプレート線17、リファレンス用のプレート線18のそれぞれの電圧を制御する。これに伴い、メモリキャパシタ15のデータに従って、メモリ用のビット線19、リファレンス用のビット線20の電圧が変化する。電圧はプレートドライバ22、ロウデコーダ23により制御される。

[0054]

まず、ロウデコーダ21からメモリ用のワード線13及びリファレンス用のワード線14に印加される信号の電圧が0からVccに立ち上がった後に、プレートドライバ22からメモリ用のプレート線17及びリファレンス用のプレート線18に印加される信号の電圧が0からVccに立ち上がる。なお、電圧0は接地電位などの固定電位であり、電圧Vccは電源電圧であり、それらの単位はボルトである。

[0055]

これにより、メモリキャパシタ15には V_1 の電圧が印加されて、メモリキャパシタ15の分極電荷は Q_0 16に示すヒステリシスルプーIII に沿って移動して最終的に点D16になり、分極電荷量は Q_0 16となる。

[0056]

ここで、メモリキャパシタ15のデータが「1」の場合にはメモリキャパシタ15の分極方向が点Aから移動して反転するが、データが「0」の場合にはメモリキャパシタ15の分極方向が点Bから移動して反転しない。同時に、リファレンスキャパシタ16には、電圧 $-V_2$ が印加されて図6に示すヒステリシスループIVに沿って移動して最終的に点Fから点Gに変化し、分極電荷量は $-Q_r$ から $-Q_{22}$ に変化して、分極方向は反転しない。

[0057]

従って、メモリキャパシタ15において、データ「1」が書き込まれていると きには分極電荷の移動量は $\alpha=+Q_{01}-(-Q_1)$ となり、データ「0」が書き 込まれているときには分極電荷の移動量は $\beta=+Q_{01}-(Q_1)$ となる。

[0058]

一方、リファレンスキャパシタ16において、分極電荷の移動量は $\gamma=-Q_{22}$ $-(-Q_r)$ となる。ここで、 $\alpha<\gamma<\beta$ の関係となるように各蓄積電荷条件が調整される。

[0059]

これらの分極電荷の移動量 α 、 β 、 γ に応じてビット線 1 9, 2 0 の電位が上昇し、その上昇量をセンスアンプ 2 4 が増幅する。そして、分極電荷の移動量 α 、 β 、 γ に基づいてメモリ用のビット線 1 9 とリファレンス用のビット線 2 0 の電位変化量を比較し、メモリキャパシタ 1 5 に「1」及び「0」のいずれが記憶されているかを読み取る。具体的には、メモリ用のビット線 1 9 の電位の変化量がリファレンス用のビット線 2 0 の電位の変化量より大きい場合(α > γ)にはメモリキャパシタ 1 5 には「1」が記憶されていると読み取り、逆に小さい場合(γ > β)にはメモリキャパシタ 1 5 には「0」が記憶されていると読み取る。

[0060]

従って、メモリキャパシタ 15の読み取りを正確に行うためには、図 6に示すリファレンスキャパシタ 16の分極電荷の移動量 γ が、メモリキャパシタ 15の分極電荷の反転移動量 α と非反転移動量 β との間の大きさに設定される。

$[0\ 0\ 6\ 1]$

リファレンスキャパシタ16に「1」を書き込むためには、図8(a) に示すように、リファレンス用のワード線14の電位とリファレンス用のビット線20の電位をそれぞれVccにするとともに、pチャネルMOSトランジスタ25をオフ (OFF) にしてリファレンス用のプレート線18の電位を0とする。これにより、リファレンスキャパシタ16において、nチャネルMOSトランジスタ12側の第1電極は正電荷となり、pチャネルMOSトランジスタ25側の第2電極は負電荷となる。この結果、リファレンスキャパシタ16には電圧V2 がかかり、リファレンスキャパシタ16の分極電荷量はV3 の分極電荷量はV4 の分極電荷量はV5 の分極電荷量はV6 の分極電荷量はV7 の

14、ビット線20の電圧を0に戻すと、リファレンスキャパシタ16の残留分極電荷量は-Q_rとなる。

[0062]

また、データの読み出しの時には、図8(b) に示すように、リファレンス用のビット線20に印加される電圧を0とし、リファレンス用のワード線14に印加される電圧をVccとし、さらにpチャネルMOSトランジスタ25をオン(ON)にしてリファレンス用のプレート線18に印加される電圧を-Vccとする。これにより、リファレンスキャパシタ16において、nチャネルMOSトランジスタ12側の第1電極は正電荷となり、pチャネルMOSトランジスタ25側の第2電極は負電荷となり、分極電荷量は $-Q_r$ から $-Q_{22}$ へと γ だけ移動する。

[0063]

強誘電体不揮発性メモリが形成された半導体チップに樹脂封止をするために例えば230で1分間の熱を加えると、同じ熱が残留分極電荷量 $-Q_{22}$ を有するリファレンスキャパシタ16にも加わる。

[0064]

この場合、リファレンスキャパシタ16の第1電極側の正電荷がnチャネルM OSトランジスタ12を通して抜けにくく、さらに、その第2電極側から負電荷 がpチャネルMOSトランジスタ25を通して抜けにくくなる。この結果、加熱 によりリファレンスキャパシタ16が減極しにくくなる。

[0065]

ところで、リファレンスキャパシタ16に接続される第2のプレート線18には全てpMOSトランジスタ25が接続される必要はなく、実装/IR熱処理の後にデータが書き込まれるメモリ領域では、従来のようにnチャネルMOSトランジスタを用いてもよい。

[0066]

例えば、実装/IR熱処理の後にデータが書き込まれるメモリ領域のリファレンスキャパシタ16に接続されるプレートドライバ18内のスイッチング素子として、図9(a)に示すようにnチャネルMOSトランジスタ29が用いられる。

[0067]

次に、図9(a) に示したリファレンスキャパシタ16の書き込み、読み出しの動作について説明する。

[0068]

リファレンスキャパシタ16にリファレンス値となる「0」を書き込む場合には、図9(a) に示すように、n チャネルMOSトランジスタ29をオンしてリファレンス用のプレート線18の電位をVccとし、リファレンス用のワード線13の電位電位をVccにするとともに、リファレンス用のビット線20の電位を0とする。これにより、リファレンスキャパシタ16において、ビット線20側の第1電極は負電荷となり、プレート線18側の第2電極は正電荷となる。この結果、リファレンスキャパシタ16には電圧 V_1 がかかり、リファレンスキャパシタ16の分極電荷量は図2に示すように Q_{02} となる。その後に、ワード線14、ビット線20の電圧を0に戻すと、リファレンスキャパシタ16の残留分極電荷量は Q_2 となる。

[0069]

また、データの読み出しの時には、図 9 (b) に示すように、n チャネルMOSトランジスタ 2 9 をオンしてリファレンス用のプレート線 1 8 にかかる電圧を V ccとし、リファレンス用のビット線 2 0 にかかる電圧を 0 とし、リファレンス用のワード線 1 4 にかかる電圧を V ccとする。これにより、リファレンスキャパシタ 1 6 において、ビット線 2 0 側の第 1 電極は負電荷となり、プレート線 1 8 側の第 2 電極は正電荷となって、図 2 に示すように分極電荷量は Q_2 から Q_0 へと γ だけ移動する。

[0070]

強誘電体不揮発性メモリである半導体チップに実装/IR熱処理のために例えば230℃で1分間の熱を加えると、同じ熱が残留分極電荷量 Q_2 を有するリファレンスキャパシタ16にも加わる。この場合、リファレンスキャパシタ16の第1電極側の電子が、ビット線20側のnチャネルMOSトランジスタ12を通して抜けやすくなるので、リファレンスキャパシタ16の分極電荷量が図2の点C'まで低くなってしまう。なお、温度を許容範囲に戻すことにより、リファレンスキャパシタ16に再書き込みをすれば、分極電荷量は点Cに戻る。

[0071]

従って、実装/IR熱処理の前にデータが書き込まれるメモリ領域では、図5に示したように、リファレンスキャパシタ16の分極の正方向にはnチャネルMOSトランジスタ12を接続し、負方向にはpチャネルMOSトランジスタ25を接続する構造を採用し、これによりリファレンスキャパシタ16の残留分極電荷量の低下を抑制する。

[0072]

なお、図4に示すプレートドライバ22内で、メモリ用のプレート線17を介 してメモリキャパシタ11に接続されるスイッチング素子は、図9(a)に示すようなnチャネルMOSトランジスタ29である。

[0073]

ところで、図10(a) に示すように、半導体チップ内のメモリセル領域26に おいて、メモリキャパシタ15のデータを読み出すためのリファレンスキャパシ タ16の全てに図5に示したnチャネルMOSトランジスタ12とpチャネルM OSトランジスタ25を接続してもよい。

[0074]

しかし、pチャネルMOSトランジスタは、nチャネルMOSトランジスタに 比べて、特性を良くするために大きくなる。従って、メモリのさらなるチップ面 積の縮小化を図るためには、図10(b)に示すように、メモリ領域26の一部に 管理データ領域26aを確保し、その管理データ領域26a内のリファレンスキャパシタ16にだけ図5に示したnチャネルMOSトランジスタ12とpチャネルMOSトランジスタ25を接続して、その他のメモリセル領域26内のリファレンスキャパシタ16の両端にはそれぞれ図9(a)に示したようにnチャネルMOSトランジスタ29を接続するようにしてもよい。例えば、図10(b)において総数の1%以下で、1以上の数のリファレンスキャパシタ16にpチャネルMOSトランジスタ25を接続する構成を採用することにり、図10(a)に比べてチップ面積を5~10%縮小化して製造コストの削減が図れる。

[0075]

なお、図10(a),(b)では、メモリ領域26の周囲は、プレートドライバ22

、カラムデコーダ23、ロウデコーダ21、センスアンプ24などが形成される 周辺回路領域27となっている。

(第2の実施の形態)

図11は、本発明の第2実施形態に係る強誘電体不揮発性メモリを有する半導体チップの領域の区分を示す平面図である。

[0076]

図11に示すメモリセル領域31では、1T1C方式のメモリセル領域31a と2T2C方式のメモリセル領域31bを有し、2T2C方式のメモリセル領域 31bは、例えばメモリセル領域31の1%以下のビット数に相当する狭い面積 となっている。また、メモリセル領域31の周囲は周辺回路領域32となっている。

[0077]

図12は、1T1C方式のメモリセル領域31aと2T2C方式のメモリセル領域31bと周辺回路領域32を具体的に示す回路図である。

[0078]

図12において、シリコン基板(不図示)には縦横に間隔をおいてN個×M個 (N、M;整数)のnチャネルMOSトランジスタ41が形成されている。また、nチャネルMOSトランジスタ41の相互間を区画するためにシリコン基板の表面に形成された素子分離絶縁膜(不図示)の上には、nチャネルMOSトランジスタ41のゲート電極同士を各列毎に接続するワード線42が間隔をおいて複数形成されている。

[0079]

nチャネルMOSトランジスタ41を覆う第1絶縁膜(不図示)の上には、n チャネルMOSトランジスタ41のそれぞれの近傍に強誘電体キャパシタが形成 されている。強誘電体キャパシタは、第1電極と第2電極により強誘電体膜、例 えばPZT膜を挟む構造を有している。

[0800]

1 T 1 C 方式のメモリ領域 3 1 a に形成された複数の強誘電体キャパシタのうち、1列目~(N-1)列目までの複数の強誘電体キャパシタはメモリキャパシ

タ43であり、N列目の複数の強誘電体キャパシタはリファレンスキャパシタ44である。また、2T2C方式のメモリ領域31bに形成される複数の強誘電体キャパシタは、2つで1ビットを記憶する第1、第2のメモリキャパシタ45a,45bが複数形成されている。

[0081]

メモリキャパシタ43, 45a, 45b、リファレンスキャパシタ44は第2 絶縁膜(不図示)に覆われている。

[0082]

1 T1 C方式のメモリセル領域31 aでは、メモリ用のビット線48とリファレンス用のビット線49が、ワード線42に交差するように第2絶縁膜の上方で間隔をおいて交互に形成されている。また、2 T2 C方式のメモリセル領域31 bでは、第1 ビット線50 a と第2 ビット線50 bが、ワード線42 に交差するように第2 絶縁膜の上方で間隔をおいて交互に配置されていて、第1 ビット線50 a と第2 ビット線50 b には互いに逆の信号が加えられる。

[0083]

また、M本のビット線48, 49, 50a, 50bは、N本のワード線42と 立体交差して格子状になっている。

[0084]

1 T 1 C 方式のメモリセル領域 3 1 a では、複数のメモリ用のビット線 4 8 の 各々には縦方向に並ぶ第 1 ~第(N-1)番目までの n チャネルMOSトランジスタ 4 3 のソース/ドレインの一方が接続されている。また、第 1 ~第(N-1)番目までの各列の複数の n チャネルMOSトランジスタ 4 3 のソース/ドレインの他方の各々にはメモリキャパシタ 4 3 の第 1 電極が接続されている。また、第 1 ~第(N-1)番目の列の複数のメモリキャパシタ 4 3 の第 2 電極は、同じプレート線 4 7 に接続されている。

[0085]

さらに、1T1C方式のメモリセル領域31aにおいて、リファレンス用のビット線48には、nチャネルMOSトランジスタ43のソース/ドレインを介してリファレンスキャパシタ43の第1電極が接続されている。さらに、リファレ

ンスキャパシタ43の第2電極は第N番目のプレート線47に接続されている。

[0086]

プレート線47は、メモリキャパシタ43、リファレンスキャパシタ44のそれぞれの第2電極を兼用する構造、又は、メモリキャパシタ43、リファレンスキャパシタ44を覆う第2絶縁膜の上方に形成される構造が採用される。

[0087]

2 T 2 C 方式のメモリセル領域 3 1 b では、縦方向の奇数番目の n チャネルM O S トランジスタ 4 1 のソース/ドレイン 4 1 の一方が第 1 のビット線 5 0 a に接続され、さらに、縦方向の偶数番目の n チャネルMO S トランジスタ 4 1 のソース/ドレインの一方が第 2 ビット線 5 0 b に接続されている。

[0088]

また、縦方向において、奇数番目のnチャネルMOSトランジスタのソース/ドレイン41の他方と同番目のプレート線47との間のそれぞれには第1のメモリキャパシタ45aが接続され、さらに、偶数番目のnチャネルMOSトランジスタ41のソース/ドレインの他方のノードの各々と同番目のプレート線47との間には第2のメモリキャパシタ45bが接続されている。

[0089]

また、周辺回路領域32において、プレートドライバ51にはプレート線47が接続され、カラムデコーダ52にはビット線48,49,50a,50bの一端が接続され、周辺回路領域32のセンスアンプ53にはビット線の48,49,50a,50bの他端が接続され、さらに、ロウデコーダ54にはワード線42が接続されている。

[0090]

以上により、1T1C方式のメモリセル領域31aにおける複数のメモリ用のビット線48と複数のワード線41の各交差領域では、nチャネルMOSトランジスタ41のソース/ドレインとメモリキャパシタ43がメモリ用のビット線48とワード線41の間に接続される構造となっている。また、複数のリファレンス用のビット線49と1本のワード線42の各交差領域では、nチャネルMOSトランジスタ41のソース/ドレインとリファレンスキャパシタ47がリファレ

ンス用のビット線49とワード線42の間に接続される構造となっている。

[0091]

また、2 T 2 C 方式のメモリセル領域3 1 b における第1のビット線50 a と 奇数番目のワード線42の各交差領域では、n チャネルMOSトランジスタ41のソース/ドレインと第1のメモリキャパシタ45 a が第1のビット線50 a と ワード線42の間に接続される構造となっている。また、第2のビット線50 b と偶数番目のワード線42の各交差領域には、n チャネルMOSトランジスタ41のソース/ドレインと第2のメモリキャパシタ45 b が第2のビット線50 b とワード線42の間に接続される構造となっている。

[0092]

なお、nチャネルMOSトランジスタ41、メモリキャパシタ43,45a,45b、リファレンスキャパシタ44、ワード線41、ビット線48,49,501,50b、プレート線47などの要素同士の接続は、直接の接続か、導電パターン、導電プラグ、ホールなどを介した接続である。

[0093]

上記した実施形態において、強誘電体不揮発性メモリが形成された半導体チップの実装/IR熱処理の前に、2T2C方式のメモリセル領域31b内のメモリキャパシタ45a,45bには管理用データが書き込まれる。また、1T1C方式のメモリセル領域31aのメモリキャパシタ43には、実装/IR熱処理の後に顧客によってデータが書き込まれる。

[0094]

2 T 2 C 方式のメモリセル領域3 1 b では、第1番目のワード線4 2 と第1のビット線5 0 a に接続される第1のメモリキャパシタ4 5 a と、第2番目のワード線4 2 と第2のビット線5 0 b に接続される第2のメモリキャパシタ4 5 b により、1 ビットのメモリセルが構成される。この場合、第1のメモリキャパシタ4 5 a と第2のメモリキャパシタ4 5 b は、互いに逆向きの残留分極の状態となる。

[0095]

ここで、第1のメモリキャパシタ45aと第2のメモリキャパシタ45bは、

図13に示すように、分極電荷・電圧の関係で実質的に同じヒステリシスループを有する。例えば、図13において、第1のメモリキャパシタ45 a が点Aの残・留分極電荷ーQ11を有し、第2のメモリキャパシタ45 b が点Bの残留分極電荷Q11を有し、これによりデータ「1」が書き込まれているとする。なお、データ「0」が書き込まれている状態では、第1のメモリキャパシタ45 a が点Bの残留分極電荷Q11を有し、第2のメモリキャパシタ45 b が点Aの残留分極電荷ーQ11を有する。

[0096]

そして、そのデータを読み出す場合には、図14に示すタイミングチャートに 従って読み出し信号を印加する。

[0097]

まず、ロウデコーダ54によって隣り合う第1、第2番目のワード線42に印加される電圧が0から電源電圧 V_{cc} に立ち上がった後に、第1、第2番目のプレート線47に印加される信号の電圧が0から V_{cc} に立ち上がる。

[0098]

第1、第2番目のプレート線47の電圧の立ち上がりによって、第1のメモリキャパシタ45aには電圧 V_1 が印加され、第1のメモリキャパシタ45aの分極状態は、図13に示すヒステリシスループに沿って移動して点Aから点Dに移動する。同時に、第2のメモリキャパシタ45bにも電圧 V_1 が印加され、第2のメモリキャパシタ45bの分極状態は、図13に示すヒステリシスループに沿って移動して点Bから点Dに移動する。

[0099]

点Dの分極電荷量を Q_{12} とすれば、第1のメモリキャパシタ45aの分極移動 量 $\alpha = Q_{12} - (-Q_{11})$ となり、第2のメモリキャパシタ45bの分極移動量 $\beta = Q_{12} - Q_{11}$ となる。

[0100]

このとき、1ビット用のメモリセルに「1」のデータが書き込まれている時には、第1のメモリキャパシタ45aの分極状態は反転し、第2のメモリキャパシタ4bの分極状態は反転しない。なお、1ビット用のメモリセルに「0」のデー

タが書き込まれている時には、第1のメモリキャパシタ45aの分極状態は反転 せず、第2のメモリキャパシタ4bの分極状態は反転する。

[0101]

分極が反転する第1のメモリキャパシタ45aの分極の移動量は α となり、分極が反転しない第2のメモリキャパシタ45bの分極の移動量は β となる。そして、第1、第2のビット線50a, 50bのうち分極の移動量の大きさによって生じる電位の変化をセンスアンプ53が検出して、第1のメモリキャパシタ45aからの電荷移動量が第2のメモリキャパシタ45bからの電荷移動量よりも大きいと判断し、1ビットのメモリセルには「1」のデータが記憶されていると判断する。

[0102]

その反対に、第2のメモリキャパシタ45bからの電荷移動量が第1のメモリキャパシタ45aからの電荷移動量よりも大きいと判断する場合には、1ビットのメモリセルには「0」のデータが保持されていると判断する。

[0103]

このように、本実施形態では、実装/IR熱処理の前にデータが書き込まれる メモリ領域において2T2C方式を採用し、メモリキャパシタにわずかな減極が 生じても読み出しエラーが発生しなくなる。

[0104]

従って、センスアンプ53において、第1、第2のビット線50a.50bの 電位の変化量に基づいてメモリセルのデータの読み取りが正確に行われる。

[0105]

また、上記したメモリセル領域31において、2T2C方式のメモリセル領域31bのビット数を全体のビット数の1%とすれば、メモリセル領域31の全てを2T2C方式とする構造に比べて、チップ面積を20~50%縮小することができるし、製造コストも削減できる。なお、2T2C方式は1ビットだけであってもよい。

(付記1) 複数の第1のビット線にスイッチングトランジスタを介して一端が接続される複数の記憶用強誘電体キャパシタと、

前記記憶用強誘電体キャパシタのそれぞれの他端に接続される第1のプレート 線と、

第2のビット線に第1のnチャネルMOSトランジスタを介して一端が接続される第1の参照用強誘電体キャパシタと、

前記第1の参照用強誘電体キャパシタの他端に接続される第2のプレート線と

前記第2のプレート線に接続されるpチャネルMOSトランジスタと を有することを特徴とする半導体装置。

(付記2) 前記pチャネルMOSトランジスタは、前記第1のプレート線と前記第2のプレート線が接続されるプレートドライバ回路内に形成されていることを特徴とする付記1に記載の半導体装置。

(付記3) 前記プレートドライバ回路は、前記pチャネルMOSトランジスタがオンの状態で、前記第2のビット線よりも低い電圧を前記pチャネルMOSトランジスタを介して前記第2のプレート線に印可する構造を有することを特徴とする付記2に記載の半導体装置。

(付記4) 前記スイッチングトランジスタはnチャネルMOSトランジスタであることを特徴とする付記1乃至付記3のいずれかに記載の半導体装置。

(付記5)前記第1のビット線の電圧変化量と前記第2のビット線の電圧変化量を増幅するセンスアンプを有する付記1乃至付記4のいずれかに記載の半導体装置。

(付記6)第3のビット線に第2のnチャネルMOSトランジスタを介して一端が接続される第2の参照用強誘電体キャパシタと、

前記第2の参照用強誘電体キャパシタの他端に接続される第3のプレート線と

前記第3のプレート線に接続される第3のnチャネルMOSトランジスタと をさらに有することを特徴とする付記1乃至付記4のいずれかに記載の半導体装 置。

(付記7) 前記第1の参照用強誘電体キャパシタは、前記第2の参照用強誘電体キャパシタと前記第1の参照用強誘電体キャパシタの総合計数の1%以下である

ことを特徴とする付記5に記載の半導体装置。

(付記8)前記第1の参照用強誘電体キャパシタは、加熱処理の前に、マイナス 分極電荷のデータが書き込まれる素子であることを特徴とする付記1乃至付記7 のいずれかに記載の半導体装置。

(付記9)前記加熱処理は200℃以上であることを特徴とする付記8に記載の 半導体装置。

(付記10) 第1、第2のトランジスタと第1、第2の記憶用強誘電体キャパシタによって1ビットを記憶する2T2C方式のメモリセル領域と、

第3のトランジスタと第3の記憶用強誘電体キャパシタによって1ビットを記憶する1T1C方式のメモリセル領域と

を有することを特徴とする半導体装置。

(付記11) 前記2T2C方式のメモリセル領域は、前ビット数の1%以下の範囲の領域であることを特徴とする付記10に記載の半導体装置。

(付記12)前記2T2C方式のメモリセル領域は、加熱処理の前にデータが書き込まれる領域であることを特徴とする付記10又は付記11に記載の半導体装置。

(付記13)前記加熱処理は200℃以上であることを特徴とする付記10に記載の半導体装置。

[0106]

【発明の効果】

以上述べたように本発明によれば、1T1C方式の強誘電体不揮発性メモリにおいて、リファレンスキャパシタとビット線の間に接続されるトランジスタとしてnチャネルMOSトランジスタを用い、そのリファレンスキャパシタに接続するプレート線に接続されるトランジスタとしてpチャネルMOSトランジスタを用いているので、リファレンスキャパシタにおいてプレート線側を負電荷とした蓄積電荷の参照データが減極しににくくなる。

[0107]

また、別の本発明によれば、2 T 2 C 方式のメモリセル領域と1 T 1 C 方式のメモリセル領域を併存させたので、加熱前のデータを2 T 2 C 方式のメモリセル

領域に書き込むことができ、加熱処理によってデータの読み出しエラーの発生を 防止でき、また、完全な2T2C方式の強誘電体不揮発性メモリに比べて縮小化 することが可能になる。

【図面の簡単な説明】

【図1】

図1は、従来の強誘電体不揮発性メモリの回路図である。

【図2】

図2は、従来の強誘電体不揮発性メモリのメモリキャパシタとリファレンスキャパシタの電圧・分極電荷量の関係を示す図である。

【図3】

図3は、従来の強誘電体不揮発性メモリのワード線、ビット線、プレート線の タイミングチャートである。

【図4】

図4は、本発明の第1実施形態に係る強誘電体不揮発性メモリの回路図である 、

【図5】

図5は、本発明の第1実施形態に係る強誘電体不揮発性メモリのリファレンス セルを示す回路図である。

【図6】

図6は、本発明の第1実施形態に係る強誘電体不揮発性メモリのメモリキャパシタとリファレンスキャパシタの電圧・分極電荷量の関係を示す図である。

【図7】

図7は、本発明の第1実施形態に係る強誘電体不揮発性メモリのワード線、ビット線、プレート線のタイミングチャートである。

【図8】

図8(a),(b) は、本発明の第1実施形態に係る強誘電体不揮発性メモリのリファレンスキャパシタの動作説明図である。

【図9】

図9(a),(b) は、従来の強誘電体不揮発性メモリのリファレンスキャパシタの

動作説明図である。

【図10】

図10(a),(b) は、本発明の第1実施形態に係る強誘電体不揮発性メモリの半導体チップの領域を示す平面図である。

【図11】

図11は、本発明の第2実施形態に係る強誘電体不揮発性メモリを有する半導体チップの区分を示す平面図である。

【図12】

図12は、本発明の第2実施形態に係る強誘電体不揮発性メモリの回路図である。

【図13】

図13は、本発明の第2実施形態に係る強誘電体不揮発性メモリのメモリキャパシタとリファレンスキャパシタの電圧・分極電荷量の関係を示す図である。

【図14】

図14は、本発明の第2実施形態に係る強誘電体不揮発性メモリのワード線、 ビット線、プレート線のタイミングチャートである。

【符号の説明】


11、12、29…nチャネルMOSトランジスタ、13,14…ワード線、15…メモリキャパシタ(記憶用強誘電体キャパシタ)、16…リファレンスキャパシタ(参照用強誘電体キャパシタ)、17,18…プレート線、19,20…ビット線、21…ロウデコーダ、22…プレートドライバ、23…カラムデコーダ、24…センスアンプ、25…pチャネルMOSトランジスタ、31…1T1C方式メモリセル領域、31b…2T2C方式メモリセル領域、32…周辺回路領域、41…nチャネルMOSトランジスタ、42…ワード線、43,45a,45b…メモリキャパシタ、44…リファレンスキャパシタ、47…プレート線、48,49,50a,50b…ビット線、51…プレートドライバ、52…カラムデコーダ、53…センスアンプ、54…ロウデコーダ。

【書類名】

図面


【図1】

従来の強誘電体不揮発性メモリの回路図




【図2】

従来の強誘電体不揮発性メモリのメモリキャパシタと リファレンスキャパシタの電圧・分極電荷量の関係




【図3】

従来の強誘電体不揮発性メモリのワード線、ビット線、 プレート線のタイミングチャート




【図4】




【図5】

本発明の第1実施形態に係る強誘電体不揮発性メモリの リファレンスセルを示す回路図




【図6】

本発明の第1実施形態に係る強誘電体不揮発性メモリのメモリキャパシタと リファレンスキャパシタの電圧・分極電荷量の関係



【図7】


本発明の第1実施形態に係る強誘電体不揮発性メモリの ワード線、ビット線、プレート線のタイミングチャート




【図8】

本発明の第1実施形態に係る強誘電体不揮発性メモリの リファレンスキャバシタの動作説明図

(a)





(b)



【図9】

従来の強誘電体不揮発性メモリのリファレンスキャパシタの動作説明図







【図10】

本発明の第1実施形態に係る強誘電体不揮発性メモリの 半導体チップの領域を示す平面図

(a)




(b)




【図11】

本発明の第2実施形態に係る強誘電体不揮発性メモリを有する 半導体チップの領域を示す平面図




【図12】




【図13】

本発明の第2実施形態に係る強誘電体不揮発性メモリキャパシタの 電圧・分極電荷量の関係



【図14】

本発明の第2実施形態に係る強誘電体不揮発性メモリの ワード線、ビット線、プレート線のタイミングチャート



【書類名】 要約書

【要約】

【課題】強誘電体不揮発性メモリに関し、加熱による読み出しエラーを防止すること。

【解決手段】複数の第1のビット線19にスイッチングトランジスタ11を介して一端が接続される複数の記憶用強誘電体キャパシタ15と、記憶用強誘電体キャパシタ15のそれぞれの他端に接続される第1のプレート線17と、第2のビット線20に第1のnチャネルMOSトランジスタ12を介して一端が接続される第1の参照用強誘電体キャパシタ16と、第1の参照用強誘電体キャパシタ16の他端に接続される第2のプレート線18と、第2のプレート線18に接続されるpチャネルMOSトランジスタ25とを含む。

【選択図】 図4

特願2003-078395

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社